本书共19章，涵盖先进集成电路工艺的发展史，集成电路制造流程、介电薄膜、金属化、光刻、刻蚀、表面清洁与湿法刻蚀、掺杂、化学机械平坦化，器件参数与工艺相关性，DFM（Design for Manufacturing），集成电路检测与分析、集成电路的可靠性，生产控制，良率提升，芯片测试与芯片封装等内容。 再版时加强了半导体器件方面的内容，增加了先进的FinFET、3D NAND存储器、CMOS图像传感器以及无结场效应晶体管器件与工艺等内容。
第3章CMOS逻辑电路及存储器制造流程
CMOS逻辑电路的制造技术是超大规模集成电路VLSI半导体工业的基础。在3.1节将会描述现代CMOS逻辑制造流程，用以制造NMOS和PMOS晶体管。现今，典型的CMOS制造工艺会添加一些额外的流程模块来实现多器件阈值电压Vt，例如不同栅氧厚度的IO晶体管、高压晶体管、用于DRAM的电容、用于闪存flash memory的浮栅和用于混合信号应用的电感等。在3.2节，将会简要地介绍不同的存储器技术DRAM、eDRAM、FeRAM、PCRAM、RRAM、MRAM和它们的制造流程。制造流程、晶体管性能、成品率和最终电路产品性能之间有很强的关联性，因此，CMOS和存储器制造流程的知识不仅对加工工程师和器件工程师十分必要，对电路设计和产品工程师也同样重要。3.1逻辑技术及工艺流程3.1.1引言
本节将介绍CMOS超大规模集成电路制造工艺流程的基础知识，重点将放在工艺流程的概要和不同工艺步骤对器件及电路性能的影响上。图3.1显示了一个典型的现代CMOS逻辑芯片以65nm节点为例的结构，包括CMOS晶体管和多层互联［1］。典型的衬底是P型硅或绝缘体上硅SOI，直径为200mm8或300mm12。局部放大图显示出了CMOS晶体管的多晶硅和硅化物栅层叠等细节，由多层铜互连，最上面两层金属较厚，通常被用于制造无源器件电感或电容，顶层的铝层用于制造封装用的键合焊盘。
图3.1现代CMOS逻辑芯片结构示意图
现代CMOS晶体管的主要特征如图3.2所示。在90nm CMOS节点上［2］，CMOS 晶体管的特征包括钴多晶硅化物或镍多晶硅化物多晶栅层叠、氮化硅栅介质、多层ONO隔离、浅源漏SD扩展结和镍硅化物SD深结。内部核心逻辑电路的晶体管典型操作电压1~1.3V，其沟道长度更短50~70nm，栅介质更薄25~30，SD扩展结更浅200~300。IO电路的晶体管即是连接芯片外围电路的接口的典型操作电压是1.8V、2.5V或3.3V，相应的其沟道更长100~200nm，栅介质更厚40~70，SD扩展结更深300~500。核心逻辑电路较小的操作电压是为了最大限度减小操作功耗。在65nm及45nm CMOS节点，另一个特点是采用了沟道工程［3，4］，通过沿晶体管沟道方向施加应力来增强迁移率例如张应力对NMOS中电子的作用和压应力对PMOS中空穴的作用。未来CMOS在32nm及以下的节点还会有新的特点，例如新的高k介质和金属栅层叠［5，6］，SiGe SD 对于PMOS，双应变底板，非平面沟道FinFET等。
图3.2CMOS晶体管包括NMOS和PMOS
现代CMOS逻辑工艺流程的顺序如图3.3所示，工艺参数对应于90nm节点。CMOS逻辑超大规模集成电路的制造通常是在P型硅或绝缘体上硅SOI上，直径为200mm8或300mm12。工艺首先形成浅槽隔离STI，然后形成n阱区域对于PMOS晶体管和p阱区域对于NMOS晶体管并分别对阱区域进行选择性注入掺杂。然后为NMOS和PMOS晶体管生长栅氧，接下来形成多晶栅层叠。多晶栅层叠图形化以后形成再氧化，补偿和主隔离结构，接着完成NMOS和PMOS的LDD和源漏注入掺杂。在这之后，沉积一层介质层，通过图形化，刻蚀和钨塞Wplug填充形成接触孔。至此，NMOS和PMOS晶体管已经形成了，这些工艺步骤通常被称为前端制程FEOL。然后通过单镶嵌技术形成第一层铜M1，其他的互连通过双镶嵌技术实现。后端制程BEOL通过重复双镶嵌技术实现多层互连。
图3.3CMOS晶体管和金属互连的制造流程
图3.3中，步骤a~步骤h用于实现CMOS晶体管，称为前端制程FEOL； 步骤i~步骤j用于重复制造多层互联，称为后端制程BEOL。最顶层的两层金属和铝层被用于制造无源器件和键合焊盘，没有在这里进行介绍。3.1.2CMOS工艺流程1. 隔离的形成
浅槽隔离STI的形成如图3.4所示，工艺参数对应于90nm节点。工艺首先对硅衬底进行热氧化被称作初始氧化，initialox，厚度100，然后通过LPCVD的方式沉积一层氮化硅1300。接下来进行光刻，首先旋涂一层光刻胶PR，然后进行紫外线UV曝光，光刻胶通过光刻版被称作AA显影，有源区不会受到紫外线的照射或者说隔离区域将会曝露在紫外光下。在这之后，氮化硅和初始氧化层通过离子干法刻蚀的方法除去，去掉光刻胶后进行Si的刻蚀，露出的氮化硅充当刻蚀的硬掩模，通过离子刻蚀在Si衬底上刻蚀出浅槽5000。当然，掩模材料例如PR一类的软掩模和氮化硅之类的硬掩模必须足够厚，能够经受得住后续对氮化硅、二氧化硅和硅的离子刻蚀。更多有关单步工艺例如光刻、离子刻蚀、LPCVD、HDPCVD等和模块形成特定结构的一组工艺步骤，如隔离、栅、间隔、接触孔、金属互连的细节会在本书的后面作具体介绍。
图3.4浅槽隔离STI形成的图解
在硅槽形成以后，进行氧化已在槽内形成一层衬里，接下来通过CVD的方法在槽内填充氧化物厚度稍微超过槽的深度并且进行快速热退火RTA使CVD沉积的氧化物更加坚硬。在这之后通过化学机械研磨CMP的方式使得表面平坦化，随后去除残余的氮化硅和二氧化硅。接下来，在表面生长一层新的热氧化层被称作牺牲氧化层或SACox。相对于以前的LPCVD沉积氧化物工艺，高离子密度HDPCVD有更好的间隙填充能力，因此被广泛地用于现代CMOS制造工艺例如0.13m节点及更新的技术。2. n阱和p阱的形成n阱和p阱的形成如图3.5所示，包括掩模形成和穿过薄牺牲氧化层SACox的离子注入。n阱和p阱的形成顺序对最终晶体管的性能影响很小。后面会在n阱中形成PMOS，在p阱中形成NMOS，因此，n阱和p阱的离子注入通常是多路径的不同的能量剂量和种类，这些注入不仅用于阱的形成，同时也用于PMOS和NMOS阈值电压Vt的调整和防止穿通。n阱离子注入后使用RTA激活杂质离子推进杂质深度。
图3.5n阱和p阱的形成的图解
3. 栅氧和多晶硅栅的形成双层栅氧和硬掩模栅层叠示意图如图3.6所示。用湿法去掉Sacox以后，通过热氧化生长第一层栅氧为了高质量和低内部缺陷，
图3.6栅氧和栅层叠形成的图解
然后形成打开核心区域的掩模通过使用掩模core，接着浸入到HF溶液中，随后在核心区域通过热氧化的方式生长晶体管的第二层栅氧。注意到IO区域经历了两次氧化，因此正如所期待的，IO晶体管的栅氧要更厚一些。当核心区域和IO区域都已经生长了晶体管以后，沉积多晶硅层和硬掩模层薄的SiON和PECVD二氧化硅。在沉积了栅层叠之后，将硬掩模进行图形化使用掩模poly，并用对多晶硅表面有高选择性的离子刻蚀二氧化硅和SiON，然后去除光刻胶，使用SiON和二氧化硅做硬掩模刻蚀多晶硅。去除SiON 以后，使用氧化炉或快速热氧化RTO形成多晶硅栅层叠侧壁的再氧化30，来对氧化物中的损伤和缺陷进行退火对栅层叠的离子刻蚀可能导致损伤或缺陷。因为栅的形状决定了晶体管沟道的长度，也即决定了CMOS节点中的最小临界尺寸CD，因此它需要硬掩模方案而不是光刻胶图形化方案来对栅层叠进行图形化，以期获得更好的分辨率和一致性。两次栅氧化的结果使得IO晶体管的栅氧较厚没有在这里显示出来而核心晶体管的栅氧较薄。相对于简单的光刻胶图形化方案，硬掩模方案可以获得更好的分辨率和一致性。4. 补偿隔离的形成补偿隔离的形成如图3.7所示。沉积一薄层氮化硅或氮氧硅典型的厚度为50至150，然后进行回刻蚀，在栅的侧壁上形成一薄层隔离。补偿隔离用来隔开由于LDD离子注入为了减弱段沟道效应引起的横向扩散； 对于90nm CMOS节点，这是一个可以选择的步骤，但对于65nm和45nm节点，这一步是必要的。在补偿隔离刻蚀后，剩下的氧化层厚度为20，在硅表面保留一层氧化层对于后续每步工艺中的保护而言是十分重要的。
图3.7补偿隔离的形成
补偿隔离可以补偿为了减少段沟道效应而采取的LDD离子注入所引起的横向扩散
5. nLDD和pLDD的形成有选择的对n沟道MOS和p沟道MOS的轻掺杂漏极LDD离子注入如图3.8所示。完成离子注入后，采用尖峰退火技术去除缺陷并激活LDD注入的杂质。nLDD和pLDD离子注入的顺序和尖峰退火或RTA的温度对结果的优化有重要影响，这可以归因于横向的暂态扩散［7］。
图3.8nLDD和pLDD形成的图解
6. 隔离的形成接下来是主隔离的形成，如图3.9所示。沉积四乙基原硅酸盐氧化物Teosoxide，使用Teos前驱的CVD氧化物和氮化硅的复合层，并对四乙基原硅酸盐氧化物和氮化硅进行离子回刻蚀以形成复合主隔离［8］。隔离的形状和材料可以减小晶体管中热载流子的退化［9］。
图3.9隔离形成的图解
n ，p 的源和漏SD的形成如图3.10所示。RTA和尖峰退火被用来去除缺陷并激活在SD注入的杂质。注入的能量和剂量决定了SD的节深并会影响晶体管的性能［10］，较浅的源漏节深相对于MOSFET的栅耗尽层宽度将会显著地减小短沟道效应SCE。
7. 自对准多晶硅化物，接触孔和钨塞的形成自对准多晶硅化物，接触孔和钨塞的形成如图3.11所示。在湿法清洁去除有源区AA和多晶硅栅表面的氧化物以后，溅射一薄层200钴Co，紧接着进行第一次RTA 550℃，和硅接触的钴将会发生反应。然后，氧化硅上剩余的没有反应的钴将用SC1溶剂
图3.10源漏形成的图解尖峰退火被用来去除缺陷并激活在SD注入的杂质
图3.11自对准多晶硅化物，接触孔和钨塞形成的图解
去掉，并进行第二次RTA 740℃。因此，有源区和多晶硅栅区域会以自对准的方式形成钴的硅化物，这被称为自对准多晶硅化物工艺［11］。
然后，通过沉积氮氧硅150和磷硅玻璃PSG，5.5k形成多金属介质PMD，并使用CMP进行平坦化。沉积一层CVD氧化物Teosoxide用来密封PSG。然后形成打开接触孔的掩模掩模CT，随后刻蚀接触孔上的PSG和SiN。接下来溅射Ti 150和TiN 50，用CVD法沉积钨W，3k并用RTA700℃进行退火。Ti层对于减小接触电阻十分重要，侧壁上覆盖的TiN用以保证W填充工艺的完整性［12］，使得填充到接触孔中的W没有空隙。对钨表面进行抛光使用CMP直到露出Teosoxid表面，此时接触孔内的钨塞就形成了。8. 金属1的形成单镶嵌这之后沉积金属间介质层IMD，例如SiCN（300）含碳低k PECVD氧化硅（2k）和Teosoxide（250，并进行图形化使用掩模metal1和氧化物刻蚀。IMD1层主要是为了良好的密封和覆盖更加多孔的低k介质。然后沉积TaTaN和铜种子层，随后填充铜通过ECP法并用CMP进行平坦化。金属1互连就形成了。这是单镶嵌技术［13］，见图3.12。
图3.12通过单镶嵌技术实现金属1的图解
9. 通孔1和金属2的形成双镶嵌通孔1和金属2互连的形成是通过先通孔双镶嵌工艺［13］实现的，如图3.13所示。首先沉积IMD2层例如SiCN 500，含碳低k PECVD氧化硅黑金刚石6k，然后形成通孔1的图形并进行刻蚀。多层的IMD1主要是为了良好的密封和覆盖更加多孔的低k介质。然后在通孔中填充BARC 为了平坦化并沉积一层LTO。随后形成金属2的图形并可使氧化物。去除BARC并清洗后，沉积TaTaN和Cu种子层，随后进行Cu填充使用ECP法并进行CMP平坦化，这样金属2互连就形成了。这就是双镶嵌工艺［13］。通过重复上述的步骤，可以实现多层互连。
图3.13通过双镶嵌工艺实现通孔1和金属2的图解
3．1．3适用于高k栅介质和金属栅的栅最后形成或置换
金属栅CMOS工艺流程
CMOS逻辑产品工艺流程是制造32nm或更早工艺节点的主导工艺流程,如图3.14中左边所示。随着CMOS工艺特征尺寸继续按比例缩小到28nm及更小时，需要采用能够减少栅极漏电流和栅极电阻的高k栅介质层和金属栅电极以提高器件速度。这些新功能通过采用栅最后形成或置换金属栅Replacement MetalGate，RMG工艺成功地整合到CMOS制造工艺流程当中［14，15］,它类似于栅先形成的常规CMOS工艺流程，只是在SD结形成后，多晶硅栅极材料被移除并且被沉积的高k介质层和金属层所取代。以这种方式，可以降低高k材料的总热预算，提高高k栅介质层的可靠性。 RMG形成之后，继续常规的流程，如接触电极，金属硅化物接触区域内形成的和钨插栓工艺流程。继续完成后段工艺流程，形成第1层铜M1单镶嵌和互连双镶嵌结构。
3．1．4CMOS与鳍式MOSFETFinFET伴随着CMOS器件工艺特征尺寸持续地按比例缩小到14nm及以下技术节点以后，通过采用三维器件结构，从垂直方向进一步增大沟道宽度，进而增加沟道电流。这种具有垂直方向沟道的新颖三维晶体管被称为鳍式场效应晶体管或FinFET［16，17］。目前成熟的14nm节点制造工艺，在单一方向，晶圆上组成沟道的鳍片薄而长，宽为7~15nm，高为15~30nm，重复间距为40~60nm。图3.15给出鳍式场效应晶体管集成制造工艺流程，采用了间隔墙双重图案化技术来形成鳍片并采用RMG流程来形成高k介质与金属栅极。
图3.14高k栅介质和金属栅电极特性，通过采用后形成栅Gatelast或置换金属栅极RMG工艺，已成功地整合到CMOS工艺流程当中,其中多晶硅担任虚拟栅的作用，在SD结形成之后被除去，被沉积的高k电介质层和金属层所取代
图3.15随着CMOS持续缩小到14nm以下技术节点以后，可以通过在垂直方向形成沟道来增强沟道电流，形成所谓的FinFET其工艺流程如图所示，其中在目前14nm工艺节点，采用了间隔墙双重图案化技术来形成鳍片。鳍片宽为7~15nm，高为15~30nm，重复间距为40~60nm
3.2存储器技术和制造工艺3.2.1概述
在广泛应用于计算机、消费电子和通信领域的关键技术中，半导体存储器技术占有一席之地。存储器的类别包括动态随机读取存储器DRAM、静态随机读取存储器SRAM、非易失性存储器NVM或者闪存Flash。当传统的CMOS技术在65nm及以后的节点面临速度与功耗的折中时，应变工程和新型叠栅材料高k和金属栅可以将CMOS技术扩展到32nm以及以后的节点。然而在接近32nm节点时，高层次的集成度导致在功耗密度增加时速度却没有提升。有一种方法可以在系统层面降低功耗和提升速度，那就是将存储器和逻辑芯片集成在一起构成片上系统SoC。有趣的是，DRAM和闪存基于单元电容、选择晶体管和存储单元的尺寸缩小却导致了日益复杂化的工艺流程与CMOS基准的偏差。因此，如果基于当前的CMOS与存储器集成技术，要实现存储与逻辑集成在SoC上的应用将是一个巨大的难题。幸运的是，最近在集成领域有一些非常重大的进展，比如铁电材料如PZT PbZrxTixO3，SBTSrBi2Ta2O9，BTOBi4Ti3O12体系，结构相变如GST硫化物合金，电阻开关如perovskite氧化物SrTiO3，SrZrO3 SZO，PCMO，PZTO等，过渡金属氧化物如NiO，CuO，WO，TiON，ZrO，FeO等,以及加速铁电存储器FRAM发展出的旋转隧道结如MgO基的磁性隧道结、相变存储器 PCRAM、电阻存储器 RRAM和磁性存储器 MRAM等。另外，这些各式各样的存储器在CMOS后端线的集成与前端线流程完全兼容。因此，不仅这些存储器在将来有希望替代NVM和eDRAM，而且逻辑和存储一起都可以很容易被集成到MOS基准上。本节会依次回顾存储器技术的最新发展水平和工艺流程，接下来将分析CMOS逻辑和存储器的集成使得32nm及以后技术节点时实现高性能低功耗的SOC成为可能。3.2.2DRAM和eDRAMDRAM是精密计算系统中的一个关键存储器，并且在尺寸缩小和高级芯片设计的推动下向高速度、高密度和低功耗的方向发展。尽管DRAM的数据传输速度已达到极限并且远远低于当前最新科技水平的微处理器，但它仍然是目前系统存储器中的主流力量。基于深槽电容单元或堆栈电容单元有两种最主要的DRAM技术［14，15］。图3.16说明了在CMOS基准上添加深槽电容与堆栈电容流程来形成DRAM的工艺流程。堆栈单元在CMOS晶体管之后形成，主要应用于独立的高密度DRAM。深槽单元可以在CMOS晶体管构建之前形成，更适合嵌入式DRAM与逻辑的集成。然而，深槽工艺造价很高，同时在深槽周围可能会形成缺陷。图3.17展示了一个DRAM单元的深槽和传输晶体管的横截面［16］。
图3.16带有深槽电容和堆栈电容单元的DRAM的工艺流程
图3.17带有深槽电容和镍硅化传输晶体管的嵌入式DRAM的截面图
浮体单元是相当有前景的一种结构，它通过将信号电荷存储在浮体上，产生或高或低开关电压和源漏电流代表数字1或0。这种浮体单元结构已经在90nm技术节点下成功地应用于SOI和小单元尺寸4F2的体硅，可无损读取操作，具有良好的抗干扰能力和保存时间。写操作可以基于接触电离电流或者GIDL写1时以及前向偏置结写0时。因为结处漏电的缘故，SOI上FBCDRAM的潜在记忆时间要比在体硅上的久一些。整个制造流程和标准的CMOS完全兼容，更加适合eDRAM应用。基于SOI的浮体结构的DRAM如图3.18所示。
图3.18基于SOI的浮体结构的DRAM示意图
通过存储在浮体上的电荷调制沟道电流来表示1或0
3.2.3闪存闪存［20~22］自1990年以来就作为主流NVM被迅速推动发展，这也归结于数据非易失性存储、高速编程擦写、高度集成等方面快速增长的需求。闪存是基于传统的多层浮栅结构比如MOSFET的多层栅介质，通过存储在浮栅上的电荷来调制晶体管的阈值电压代表数据1和0。写和擦除的操作就简单对应为浮栅上电荷的增加和去除。目前的闪存大体有NOR与NAND两种结构，它们的集成度已达到Gb量级，但局限也非常明显，比如高操作电压10V，慢擦写速度1ms和较差的耐久性105［21］。目前的NAND市场已经超越了DRAM在2006年时的市场容量。图3.19说明了一种典型双浮栅单元被称作ETox单元的工艺流程。这种浮栅单元ETox的尺寸很难降到45nm节点，特别是由于浮栅的缘故导致相邻单元之间的干扰随尺寸减小而增大。图3.20展示了最新的进展［22］，包括SONOS单元、电荷陷阱式TANOS单元、带隙工程SONOS单元等，其中带隙工程SONOS单元中，氮化层是用作电荷陷阱的代替ETox单元中的浮栅。
图3.19一种典型的浮栅ETox闪存的工艺流程
图3.20传统浮栅单元的示意图
3.2.4FeRAMFeRAM［23~27］基于电容中的铁电极化,相对于传统的浮栅闪存有低功耗、低操作电压1V、高写寿命1012和编程快10年，小单元尺寸6F2，快速读取30ns和好的耐久性1014。这个成果正积极展开工业化并且在取代DRAM、SRAM和Flash上展现了很好的前景。MJT的处理流程如图3.29所示。
图3.27读模式和写模式下的场开关MRAM单元
磁性隧道结中磁场层如小图所示
图3.28写操作模式下的转矩MRAM分析
图3.29CMOS后端制程中MTJ的工艺流程
3.2.83D NAND
自1984年日本东芝公司提出快速闪存存储器的概念以来，平面闪存技术经历了长达30年的快速发展时期。一方面，为了降低成本，存储单元的尺寸持续缩小。但随着闪存技术进入1xnm技术节点，闪存单元的耐久性和数据保持特性急剧退化，存储单元之间的耦合不断增大，工艺稳定性和良率控制问题一直无法得到有效解决，从而从技术上限制了闪存单元的进一步按比例缩小。另一方面，代替传统的浮栅闪存存储器，通过按比例缩小的方式实现高密度集成，寻找更高密度阵列架构的努力从未停止，三维存储器的概念应运而生。2001年，Tohoku大学的T．Endoh等人在IEDM上首先报道了基于多晶硅浮栅存储层的堆叠环形栅的闪存概念［54］，2006年，韩国三星电子公司的S．M．Jung在IEDM上报道了基于电荷俘获存储概念的双层闪存阵列的堆叠结构［55］。但直到2007年日本东芝公司的H．Tanaka在VLSI会议上报道了BiCSBitCost Scalable NAND闪存结构［56］，三维存储器的研发真正成为各大存储器公司和科研院所的重要研发方向。之后韩国三星电子公司先后提出了TCATTerabit Cell Array Transistor ［57］、VSAT VerticalStackedArrayTransistor ［58］和VGNANDVertical Gate NAND结构［59］，日本东芝公司提出了PBiCSPipe BiCS结构［60］，韩国海力士半导体公司提出了STArT结构［61］,台湾旺宏公司也提出了自己的VG NAND结构［62］，这些结构均采用了电荷俘获存储charge trapping的概念； 美国美光公司和韩国海力士公司也提出了基于多晶硅浮栅存储层的三维存储器结构。各研究机构与公司开发的不同架构三维存储器如图3.30所示。
图3.30各研究机构与公司开发的不同架构三维存储器
图3.31基于电荷捕获闪存无结薄膜晶体管，镶嵌金属栅的三维垂直堆栈VNAND闪存器件结构示意图
对于这些不同架构的存储器来说，按照存储层的材料可以分为三维浮栅存储器和三维电荷俘获存储器。前者主要由美国美光公司推介，在2015年底完成了技术上的准备，由于采用多晶硅浮栅作为存储层，存储单元面积更大，在实现更多层存储单元层叠时工艺难度较大，因此主要是通过把外围电路置于存储阵列下面来实现面积的缩减。对于三维电荷俘获存储器，又可以划分为垂直栅型和垂直沟道型。台湾旺宏公司推出的基于垂直栅结构的三维电荷俘获闪存结构，工艺上要难于垂直沟道型，一直未见其宣告量产。垂直沟道型三维电荷俘获存储器是最早实现大规模量产的闪存产品，2013年8月，三星电子公司推出了第一代24层的三维垂直沟道型电荷俘获三维存储器，2014年7月推出了第二代32层128Gb产品，2015年推出了48层256Gb的产品。事实上，三星电子公司的垂直沟道型三维电荷俘获存储器单元也是基于无结场效应晶体管结构，如图3.31所示。该芯片具有24层堆叠的字线WL。除最底层的单元选择晶体管为常规反型工作模式，其余每个字单元晶体管均为基于电荷捕获闪存无结薄膜晶体管JL Charge Trap Flash Thinfilm Transistor, JLCTF TFT。该器件关闭时要求多晶硅薄膜沟道管状处于全耗尽状态； 因此，多晶硅薄膜厚度TCH要尽量薄。此外，进一步增加存储单元密度的强劲需求,也在不断推动缩小多晶硅薄膜沟道TCH。与工作在反型模式IM的器件相比，该产品表现出更优异的性能，可提供更快速的写入擦除P E速度，更大的内存窗口12V和更好的耐力＞104次； 在150C测试条件下，还具有优良的10年数据保留能力。更为出色的是该器件开关电流比大于108，同时具备非常陡峭的亚阈值摆幅SS［63］。
目前，各个存储器公司也相继发布了各自的闪存量产计划。相比于三维浮栅闪存，三维电荷俘获闪存具有更好的器件可靠性，垂直沟道型三维电荷俘获存储器目前已成为国际上最主流的三维存储器，为了抢占市场有利地位，各大公司的竞争日趋白热化。图3.32为垂直沟道型三维电荷俘获存储器单元与能带结构示意图。
图3.32垂直沟道型三维电荷俘获存储器单元与能带结构示意图
垂直沟道型三维电荷俘获闪存的关键技术是超深孔刻蚀和高质量薄膜工艺。32层的超深孔深宽比接近30∶1，上下孔的直径差异要求小于10~20nm。栅介质多层薄膜不仅要求顶层和底层的厚度基本一致，对组份均匀性也提出了很高的要求。沟道材料一般为多晶硅薄膜，要求具有很好的结晶度和较大的晶粒，同时还需要与栅介质之间有低缺陷密度的界面。作为一种电荷俘获存储器，存储单元之间几乎没有耦合效应。编程和擦除操作分别使用了电子和空穴的FN隧穿。为了提高擦除速度，隧穿层通常会使用基于氧化硅和氮氧化硅材料的叠层结构。存储层一般是以氮化硅为主的高陷阱密度材料。为了降低栅反向注入，阻挡层则会使用氧化硅或氧化铝等材料。垂直沟道型三维电荷俘获闪存可靠性方面的最大挑战是电子和空穴在存储层中的横向扩散，随着三星电子公司推出产品，在存储材料方面的技术瓶颈已经获得了突破。
3．2．9CMOS图像传感器
CIS英文全名CMOS Complementary MetalOxide Semiconductor Image Sensor，中文意思是互补性金属氧化物半导体图像传感器。CMOS图像传感器虽然与传统的CMOS电路的用途不同，但整个晶圆制造环节基本上仍采用CMOS工艺，只是将纯粹逻辑运算功能变为接收外界光线后转变为电信号并传递出去,因而具有CMOS的基本特点和优势。不同于被动像素传感器Passive Pixel Sensor,CIS是带有信号放大电路的主动像素传感器Active Pixel Sensor。在目前最典型的4Transistor Pixel Photodiode像素光电二极管设计中，我们通过四个阶段来完成一次光电信号的收集和传递见图3.33： 第一步打开Tx和Rx晶体管，对光电二极管做放电预处理； 第二步关闭Tx和Rx，通过光电效应让光电二极管充分收集光信号并转化为电信号； 第三步打开Rx,让Floating Diffusion释放残余电荷； 第四步关闭Rx并打开Tx，让光电子从Photodiode抽取到Floating Diffusion中，最后就可以通过Sx将电荷转换成电压进行放大以提高传输过程中抗干扰能力，并通过Rs做选择性输出［64, 65］。
随着图像传感器的应用范围不断扩大，及市场对图像品质要求不断提高，CIS技术已从传统的FSIFrontside Illumination过渡到当下主流的BSI Backside Illumination 见图3.34。在完成传感器所有制程后不包括PAD connection,就可以进入后端BSI制程［66, 67］。其主要步骤如下：
图3.334T CIS像素单元工作模型
图3.34FSI & BSI CIS光通路对比
Typical BSI Image Sensor Flow：
a． Sensor wafer ready
Finish the process after top metal and bonding film formation, without PAD;
b． Carrier wafer ready
Ready Bonding mark and bonding film formation;
c． Bonding & Alloy;
d． Silicon Thinning;
e． Backside metal grid formation;
f． Backside silicon open;
g． Backside PAD out;
h． Color filter formation;
i． Micro lense formation;
近年来，在传统BSI产品上又发展出堆叠型BSI技术，其设计理念是将原来在一个芯片内的Pixel和Logic区域，分别用单片晶圆来完成，通过键和技术将Pixel和Logic晶圆结合起来后，引入小尺寸TSV技术将Pixel晶圆金属层和Logic晶圆金属层连接起来。其主要步骤如下：
Typical Stack BSI Image Sensor Flow：
a． Sensor wafer ready
Finish the process after top metal and bonding film formation, without PAD;
b． Logic wafer ready
Finish the process after top metal and bonding film formation, without PAD;
c． Bonding & Alloy;
d． Silicon Thinning;
e． Backside TSV Open;
f． Backside TSV Cu plating and CMP
g． Backside silicon open;
h． Backside PAD out;
i． Color filter formation;
j． Micro lense formation;
3．3无结场效应晶体管器件结构与工艺
现有的晶体管都是基于PN结或肖特基势垒结而构建的。在未来的几年里，随着CMOS制造技术的进步，器件的沟道长度将小于10nm。在这么短的距离内，为使器件能够工作，将采用非常高的掺杂浓度梯度。进入纳米领域，常规CMOS器件所面临的许多问题都与PN结相关。传统的按比例缩小将不再继续通过制造更小的晶体管而达到器件性能的提高。半导体工业界正努力从器件几何形状、结构以及材料方面寻求新的解决方案。无结场效应器件有可能成为适用于10nm及以下技术节点乃至按比例缩小的终极器件。无结场效应晶体管与传统反型模式MOS晶体管或其他结型晶体管相比有以下优点：①它们与常规CMOS工艺兼容、易于制作； ②它们没有源漏PN结； ③短沟道效应大为减弱； ④由于避开了半导体栅绝缘层粗糙界面对载流子的散射，载流子受到界面散射影响有限，迁移率不会降低； ⑤由于避开了粗糙表面对载流子的散射，器件具备优异的抗噪声能力； ⑥放宽了对降低栅极介电层厚度的严格要求; ⑦无结场效应晶体管属于多数载流子导电器件，靠近漏极的电场强度比常规反型沟道的MOS晶体管要低，因此，器件的性能及可靠性得以提高。一些取代硅作为候选沟道材料包括锗硅、锗、IIIV族化合物半导体、碳纳米管、石墨烯以及MoS2等二维材料在积极的探索与研究当中，甚至真空沟道也在考虑之列。这一新领域有望突破摩尔定律的藩篱，改变微电子学的面貌。新的后CMOS器件需要集成这些异质半导体或其他高迁移率沟道材料在硅衬底上。集成电路器件工艺与材料学家和工程师们要紧密合作，共同迎接未来新的挑战。常规的CMOS晶体管，从源区至沟道和漏区由两个背靠背的PN结组成，沟道的掺杂类型与其漏极与源极相反。当足够大的电位差施于栅极与源极之间时，电场会在栅氧化层下方的半导体表面感应少子电荷，形成反型沟道； 这时沟道的导电类型与其漏极与源极相同。沟道形成后，MOSFET即可让电流通过，器件工作于反型模式IM。由于栅氧化层与半导体沟道界面的不完整性，载流子受到散射，导致迁移率下降及可靠性降低。进一步地，伴随MOS器件特征尺寸持续不断地按比例缩小，基于PN结的MOS场效应晶体管结构弊端也越来越明显。通常需要将一个掺杂浓度为11019cm-3的N型半导体在几纳米范围内转变为浓度为11018cm-3的P型半导体，采用这样超陡峭掺杂浓度梯度是为了避免源漏穿通造成漏电。而这样设计的器件将严重限制器件工艺的热预算。由于掺杂原子的统计分布以及在一定温度下掺杂原子扩散的自然属性，在纳米尺度范围内制作这样超陡峭的PN结变得极困难，造成晶体管阈值电压下降，漏电严重，甚至无法关闭。这是未来半导体制造业难以逾越的障碍［68］。为克服由PN结所构成器件在纳米尺度所面临的障碍，2005年，中芯国际的肖德元等人首次提出一种圆柱体全包围栅无结场效应晶体管GateAllAroundCylindrical Junctionless Field Effect Transistor, GAAC JLT及其制作方法，它属于多数载流子导电器件。［69~71］与传统的MOSFET不同，无结场效应晶体管JLT由源区、沟道、漏区，栅氧化层及栅极组成，从源区至沟道和漏区，其杂质掺杂类型相同，没有PN结，属于多数载流子导电的器件。图3.35描绘了这种简化了的圆柱体全包围栅无结场效应晶体管器件的结构透视图和沿沟道及垂直于沟道方向的器件剖面示意图。在SOI衬底上晶体管有一个圆柱体的单晶硅沟道，它与器件的源漏区掺杂类型相同在图中为P型。绝缘体栅介质将整个圆柱体沟道包裹起来，在其上面又包裹金属栅。导电沟道与金属栅之间被绝缘体介质隔离，沟道内的多数载流子空穴在圆柱体沟道体内而非表面由源极达到漏极。通过栅极偏置电压使器件沟道内的多数载流子累积或耗尽，可以调制沟道电导进而控制沟道电流。当栅极偏置电压大到将圆柱体沟道靠近漏极某一截面处的空穴完全耗尽掉，在这种情况下，器件沟道电阻变成准无限大，器件处于关闭状态。由于栅极偏置电压可以从360方向将圆柱体沟道空穴由表及里将其耗尽，这样大大增强了栅极对圆柱体沟道的控制能力，有效地降低了器件的阈值电压。由于避开了不完整的栅氧化层与半导体沟道界面，载流子受到界面散射影响有限，提高了载流子迁移率。此外，无结场效应晶体管属于多数载流子导电器件，沿沟道方向，靠近漏极的电场强度比常规反型沟道的MOS晶体管要来得低，器件的性能及可靠性得以大大提高。
图3.35简化的圆柱体全包围栅无结场效应管器件结构示意图
在SOI衬底上的晶体管圆柱体沟道，与器件的源漏区掺有相同类型的杂质在图中为P型
我们发展了一种栅极将圆柱体沟道全部包围的GAAC JLT全新制作工艺，如图3.36所示。首先，在SOI衬底上对N型与P型沟道分别进行沟道离子注入掺杂，经光刻图形化，刻蚀半导体硅材料层和部分埋入电介质层BOX，形成半导体材料柱和电介质支撑柱； 接
图3.36详细的GAAC JLT器件制作工艺流程图
下来，使用缓冲氧化物蚀刻剂BOE进行埋入电介质层横向蚀刻工艺以选择性地去除显露的底切部分氧化物使电介质支撑柱的中段形成镂空，形成接近立方体形状的硅纳米桥； 经多次氧化与氧化物去除将其圆角化处理，最后在氢气氛围下进行高温退火，形成圆柱体硅纳米线桥； 接下来，在衬底上沉积栅介质层及金属层将中段镂空处圆柱体硅纳米线全部包裹； 经光刻，刻蚀金属层形成金属栅极； 形成绝缘体介质侧墙结构，对圆柱体硅纳米线两端的暴露部分进行与器件沟道掺杂类型相同的离子注入重掺杂，形成源区和漏区，最后源漏区形成镍硅化物以降低接触电阻。无结全包围圆柱形沟道栅晶体管，载流子由源极流经整个圆柱体半导体沟道体内流向漏极，避开了栅氧化层与半导体沟道界面的不完整性，载流子不易受到界面散射的影响，通常其低频噪音比传统MOSFET低五个数量级。在施加热载流子应力后，器件表现出很低的ION退化，具有更高的使用寿命，这归功于载流子流经纳米线的中心以及邻近漏极一侧位置的电场峰值下降［72］。器件具备更高的性能和可靠性以及更强的按比例缩小能力。此外，无结圆柱体全包围栅场效应晶体管与传统的CMOS工艺兼容性较好且极大地简化了器件制造工艺，适合于10nm及以下技术节点CMOS大规模集成电路的生产制造。
参考文献
［1］C． Goldberg, et al．Integration of a mechanically reliable 65nm node technology for lowk and ULK interconnects with various substrate and package types. IEEE IITC,2005：3．
［2］D． James.2004The year of 90nm： a review of 90nm devices.IEEE Advanced Semiconductor Manufacturing Conf,2005：15．
［3］S． E． Thompson, et al．Uniaxialprocessinduced strainedSi： extending the CMOS roadmap.IEEE ED, 2006,535：1010．
［4］P． R． Chidambaram, et al．Fundamentals of Si materials properties for successful exploitation of strain engineering in modern CMOS manufacturing.IEEE ED,2006,535：944．
［5］M． Bohr, R． S． Chau, T． Ghani, K． Mistry.The highk solution. IEEE Spectrum,2007：2935．
［6］S． Kawanaka, et al．Advanced CMOS Technology beyond 45nm node.IEEE VLSITSA, 2007：14．
［7］Wang, H．C．H．et al．ArsenicPhosphorus LDD Optimization by Taking Advantage of Phosphorus Transient Enhanced Diffusion for High Voltage InputOutput CMOS Devices.IEEE, ED,2002,491： 6771．
［8］Goss, M．Thornburg, R．The Challenges of Nitride Spacer Processing for a 0.35pm CMOS Technology.Advanced Semiconductor Manufacturing Conf and workshop IEEESEMI.1997：228233．
［9］E． Augendre,et al．Thin Lshaped spacers for CMOS devices.2003：219222．
［10］S． Sleva，Y． Taur.The influence of source and drain junction depth on the shortchannel effect in MOSFETs. IEEE ED,2005,5212：2814．
［11］Y． Chen, et al．Manufacturing enhancements for CoSi2 selfaligned silicide at the 0．12m CMOS technology node.IEEE ED, 2003,5010：2120．
［12］S． R． Burgess,K． E． Biichanan, D． C． Butler.Long throw and iPVD liners for Wplug contact and via applications.IEEEISEMI Advanced Semiconductor Manufacturing Conference,2001：98．
［13］R．H． Haveman,J． A． Hutchby.HighPerformance Interconnects： An Integration Overview.Proceedings of the IEEE, 2001：895：586．
［14］Mark T． Bohr, R．S．Chau, T．Ghani, K． Mistry.The Highk Solution.IEEE Spectrum,2007：3035．
［15］A． Veloso, et al．GateLast vs． GateFirst Technology for aggressively scaled EOT LogicRF CMOS.VLSI,2011：34．
［16］K． Ahmed, K． Schuegraf.Transistor Wars： Rival architectures face off in a bid to keep Moores Law al ive.IEEE Spectrum,2011：50．
［17］S． Natarajan, et al．A 14nm Logic Technology Featuring 2ndGeneration FinFET, AirGapped Interconnects, SelfAligned Double Patterning and a 0．0588 um2 SRAM cell size.IEDM,2014： 71．
［18］D． Park, W Lee, B． Ryu.Stack DRAM technologies for the future. VLSITSA, 2006．
［19］W． Mueller, et al．Trench DRAM technologies for the 50nm node and beyond.VLSITSA, 2006．
［20］T． Sanuki, et al．Highdensity and fully compatible embedded DRAM cell with 45nm CMOS technology CMOS6. VLSI Technology,2005：14．
［21］T． Hamamoto, et al．A floatingbody cell fully compatible with 90nm CMOS technology node for a 128Mb SOI DRAM and its scalability.IEEE ED, 2007,543：563．
［22］E． Yoshida, T． Tanaka.A capacitorless 1TDRAM technology using gateinduced drainleakage GIDL current for lowpower and highspeed embedded memory.IEEE Trans Electron Devices,2006,534：692．
［23］R． Ranica, et al．Scaled 1Tbulk devices built with CMOS 90nm technology for lowcost eDRAM applications.VLSI Technology,2005：38．
［24］K．Kim, J．H．Choi, J．Choi, H．Jeong.The fututre of nonvolatile memory.VLSITSA,2005：8894．
［25］R． Annunziata, et al．Phase Change Memory Technology for Embedded Non Volatile Memory Applications for 90nm and Beyond.IEDM Tech． Dig,2009：531534．
［26］C．Lu, T．Lu, R．liu.Nonvolatile memory technologytoday and tomorrow.IFPA,2006：1823．
［27］H．Toyoshima, et al．FeRAM devices and circuit technologies fully compatible with advanced CMOS.CICC,2001：171．
［28］H．Ishiwara.Current status and prospects of ferroelectric memories.IEDM,2001：725．
［29］D．J．Jung, et al．Key integration technologies for nanoscale FRAMs. Intl Symp． Application of Ferroelectricity,2007：19．
［30］Y．Nagano, et al． Embedded Ferroelectric memory technology with completely encapsulated H barrier structure.IEEE Semi Manufacturing, 2005,181：49．
［31］Y．Kumura, et al．A SruO3IrO2 top electrode FeRAM with Cu BEOL process for embedded memory of 139nm generation and beyond. ESSDERC,2005：557．
［32］T．W．Noh, et al．A new Ferroelectric material for use in FRAM： Lanthanumsubstitute Bismuth Titanate.Intl Symp Application of Ferroelectricity,2000：237．
［33］A．Sheikholeslami, P．G．Gulak.A survey of ciruite innovations in ferroelectric RAM.IEEE Proceedings, 2007：667．
［34］D． Ha, K． Kim.Recent advances in highdensity phasechange memory PRAM.VLSITSA, 2007．
［35］C． Lam.Phasechange memory.DRC,2007：223．
［36］G． Atwood, R．Bez.Current status of Chalcogenide phase change memory.DRC,2005：29．
［37］S． Lai, T． Lowrey.OUMa 180nm nonvolatile memory cell element technology for stand alone and embedded applications.IEDM, p#36．5．1,2001：803．
［38］A ．L． Lacaita, D．I elmini.Reliability issues and scaling projections for phasechange non volatile memories. IEDM, 2007：157．
［39］T． D． Happ, et al．Novel onemask selfheating pillar phasechange mewmory.Symp． VLSI Tech.2006：148．
［40］C．Lin, et al．Resistive switching mechanisms of Vdoped SrZrO3 memory films.IEEE EDL, 2006,279： 27．
［41］X．Chen, N．Wu, A．Ignatiev.Perovskite RRAM devices with metalinsulatorPCMOmetal heterostructures.Tech Sym． NVM,2005：125．
［42］T．Fang, et al．Erase mechanism for Copper oxide resistive switching memory cells with Ni electrode.IEDM, 2006：789．
［43］C．Ho, et al．A highly reliable selfaligned graded oxide Wox resistive memory： conduction mechanism and reliability.Symp． VLSI Tech. 2007：228．
［44］K．Tsunoda, et al.Low power and high speed switching of Tidoped NiO ReRAM under the unipolar voltage source of less than 3v.IEDM,2007：767．
［45］K．Aratani, et al．A novel resistive memory with high scalability and nanosecond switching.IEDM,2007：783．
［46］M．N．Kozicki, M．Park, M．Mirkova.Nanoscale memory elements based on solidstate electrolytes.IEEE Trans Nanotechnology, 2005,43：331．
［47］I．H．Inoue, et al.Strong electron correlation effects in nonvolatile electron memory devices. IEEE Technology Symp． NVM,2005：131．
［48］U．Russo, et al．Conductionfilament switching analysis and selfaccelerated thermal dissolution model for reset in NiObased RRAM.IEDM,2007：775．
［49］S．Ikeda, et al．magnetic tunnel junctions for spintronic memory and beyond.IEEE ED, 2007,545：991．
［50］S．Tehrani.Status and outlook of MRAM memory technology.IEDM, paper#21．6, 2006．
［51］W．J．Gallagher, et al．Recent advances in MRAM technology.Symp． of VLSI technology,2005：72．
［52］K．T．Nam, et al．Switching properties in spin transfer torque MRAM with sub50nm MTJ.NVMTS,2006：49．
［53］U．K． Klostermann, et al．A perpendicular spin torque switching based on MRAM for the 28nm tech node.IEDM,2007：187．
［54］T．Endoh, et al.Novel Ulta high density flash memory with a stackedSurrounding gate TransistorSSGT structured cell .IEDM,2001：33.
［55］S．M．Jung, et al.Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node.IEDM, 2006.
［56］H．Tanaka, et al.Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory.VLSI, 2007.
［57］Jaehoon Jang, et al.Vertical Cell Array using TCAT Terabit Cell Array Transistor Technology for Ultra High Density NAND Flash Memory.VLSI, 2009.
［58］Jiyoung Kim, et al.Novel VerticalStackedArrayTransistor VSAT for ultrahighdensity and costeffective NAND Flash memory devices and SSD Solid State Drive.VLSI, 2009.
［59］Wonjoo Kim , et al.MultiLayered Vertical Gate NAND Flash Overcoming Stacking Limit for Terabit Density Storage.VLSI, 2009.
［60］R．Katsumata,et al.Pipeshaped BiCS Flash Memory with 16 Stacked Layers and MultiLevelCell Operation for Ultra High Density Storage Devices.VLSI,2009.
［61］Eunseok Choi, et al.Device Considerations for High Density and Highly Reliable 3D NAND Flash Cell in Near Future.IEDM,2012.
［62］HangTing Lue, et al. A Highly Scalable 8Layer 3D VerticalGate VG TFT NAND Flash Using JunctionFree Buried Channel BESONOS Device.VLSI,2010.
［63］Park KT, Nam S and Kim D et al． 3D 128 GB MLC Vertical Nand Flash Memory With 24Wl Stacked Layers And 50 MbS HighSpeed Programming ［J］． IEEE Journal of SolidState Circuits, 2015, 501： 204213.
［64］Junichi Nakamura.Image sensors and signal processing for digital still camaras.Boca Raton：CRC Press.2006：142~153.
［65］PP Lee, RM Guidash, TH Lee.EG StenensActive pixel sensor integrated with a pinned photodiode.United States Patent 6100551.
［66］孙羽，张平，徐江涛，高志远，徐超.一种用于优化小尺寸背照式CMOS图像传感器满阱容量与量子效率的新型光电二极管结构.半导体学报,2012,3312：1240067.
［67］罗昕.CMOS图像传感器集成电路原理、设计和应用.北京： 电子工业出版社，2014.
［68］Andrew R B, Asen A, Jeremy R W.Intrinsic Fluctuations in Sub 10nm DoubleGate MOSFETs Introduced by Discreteness of Charge and Matter［J］.IEEE Trans On Nanotechnology, 2002, 14： 195200.
［69］Xiao D Y, Chi M H and Yuan D et al． A novel accumulation mode GAAC FinFET transistor： Device analysis, 3D TCAD simulation and fabrication［J］．ECS Trans． 2009, 181： 8388.
［70］肖德元,王曦,俞跃辉,季明华等,一种新型混合晶向积累型圆柱体共包围栅互补金属氧化物场效应晶体管［J］．科学通报, 2009, 5414： 20512059.
［71］肖德无，张汝京.无结场效应管： 新兴的后CMOS器件研究［J］.固体器件研究与进展, 2016，362： 8798.
［72］Park Chan Hoon． Investigation of LowFrequency Noise Behavior After HotCarrier Stress in an nChannel Junctionless Nanowire MOSFET ［J］． IEEE EDL, 2012, 3311： 1538.
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
