登入帳戶  | 訂單查詢  | 購物車/收銀台( 0 ) | 在線留言板  | 付款方式  | 運費計算  | 聯絡我們  | 幫助中心 |  加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種:超過100萬種各類書籍/音像和精品,正品正價,放心網購,悭钱省心 服務:香港台灣澳門海外 送貨:速遞郵局服務站

新書上架簡體書 繁體書
暢銷書架簡體書 繁體書
好書推介簡體書 繁體書

四月出版:大陸書 台灣書
三月出版:大陸書 台灣書
二月出版:大陸書 台灣書
一月出版:大陸書 台灣書
12月出版:大陸書 台灣書
11月出版:大陸書 台灣書
十月出版:大陸書 台灣書
九月出版:大陸書 台灣書
八月出版:大陸書 台灣書
七月出版:大陸書 台灣書
六月出版:大陸書 台灣書
五月出版:大陸書 台灣書
四月出版:大陸書 台灣書
三月出版:大陸書 台灣書
二月出版:大陸書 台灣書

『簡體書』可编程逻辑电路设计基础教程

書城自編碼: 1965099
分類:簡體書→大陸圖書→工業技術電子/通信
作者: 周立功
國際書號(ISBN): 9787512408418
出版社: 北京航空航天大学出版社
出版日期: 2012-08-01
版次: 1 印次: 1
頁數/字數: 208/352000
書度/開本: 16开 釘裝: 平装

售價:HK$ 73.8

我要買

 

** 我創建的書架 **
未登入.


新書推薦:
中国大港
《 中国大港 》

售價:HK$ 225.6
人类进化中的宗教:从旧石器时代到轴心时代 著名社会人类学家贝拉教授著作
《 人类进化中的宗教:从旧石器时代到轴心时代 著名社会人类学家贝拉教授著作 》

售價:HK$ 237.6
夜航船(足本精校,4000+古代文化常识,尘封300多年的小百科,掌故查阅案头书,中国古人眼中的大千世界)
《 夜航船(足本精校,4000+古代文化常识,尘封300多年的小百科,掌故查阅案头书,中国古人眼中的大千世界) 》

售價:HK$ 81.6
无辜者的谎言
《 无辜者的谎言 》

售價:HK$ 59.8
创作与爱:托芙·扬松传
《 创作与爱:托芙·扬松传 》

售價:HK$ 105.6
建筑与时间:从上古城市到当代空间
《 建筑与时间:从上古城市到当代空间 》

售價:HK$ 93.6
重建:美利坚未完成的革命(1863—1877)
《 重建:美利坚未完成的革命(1863—1877) 》

售價:HK$ 202.8
复辟:查理二世和他的王国,1660—1685
《 复辟:查理二世和他的王国,1660—1685 》

售價:HK$ 165.6

 

建議一齊購買:

+

HK$ 119.3
《 C程序设计高级教程 》
+

HK$ 59.0
《 项目驱动——CAN-bus现场总线基础教程 》
+

HK$ 106.2
《 嵌入式系统可靠性设计技术及案例解析 》
+

HK$ 94.4
《 新编计算机基础教程 》
+

HK$ 94.4
《 现场总线CANopen设计与应用 》
+

HK$ 97.4
《 项目驱动--单片机应用设计基础 》
內容簡介:
刘银华、夏宇闻编写的《可编程逻辑电路设计基础教程》从FPGA初学者角度出发,通过项目驱动的方法融合FPGA相关知识点。主要包括三部分内容:第一部分为第1~3章,介绍FPGA基础知识,包括FPGA的发展历程、设计流程及特色;深入剖析FPGA内部结构,以Flash架构FPGA为例,从最底层的基本结构到复杂的片内外设,进行深入浅出的介绍。第二部分为第4章,详细介绍FPGA的编程语言——Verilog
HDL,通过浅显易懂的方式让读者对Cerilog HDL编程语言进行全方位掌握。第三部分为第5、6章,分别介绍基于FPGA的常用IP和
DIY创新的应用实例。 《可编程逻辑电路设计基础教程》强调理论与实践相结合,通过本书学习,读者不仅可以掌握FPGA和Verilog
HLD编程语言的基本知识,而且通过大量实例,能够将理论知识运用到具体设计实践中,达到学以致用的目的。作者配套本书会陆续发行各种设计实例、视频教程、授课PPT等,力求将FPGA的入门变得很容易。
《可编程逻辑电路设计基础教程》适用于高等院校本科、高职高专的电子信息工程、自动化、机电一体化、计算机等专业的教材,也可作为FPGA设计初学者、FPGA工程师的参考用书。
目錄
第1章 FPGA基础知识
1.1 FPGA与数字电路
1.1.1 用原理图来实现数字电路
1.1.2 用HDL语言来实现数字电路
1.2 1 FPGA发展历程
1.2.1 集成电路
1.2.2 PLD简介
1.2.3 复杂的PLD
1.2.4 基于Flash架构的FPGA的特点
1.3 FPGA设计流程
1.3.1 设计输入
1.3.2 功能仿真
1.3.3 HDL综合
1.3.4 综合后仿真
1.3.5 布局布线
1.3.6 后仿真
1.3.7 编程下载/调试
1.4 Microsemi FPGA的特色
1.4.1 ProASIC3系列
1.4.2 IGLOO系列
1.4.3 Fusion系列
1.4.4 SmartFusion系列
第2章 FPGA基本结构
2.1 FPGA的基本编程原理
2.2 基本逻辑单元
2.2.1 Flash架构的开关
2.2.2 基本的库单元
2.2.3 最小逻辑单元
2.3 布线资源
2.3.1 超快速的局部连线资源
2.3.2 有效的长线资源
2.3.3 高速的超长线资源
2.3.4 高性能的全局网络
2.4 I/O结构
2.4.1 I/O缓冲器
2.4.2 I/O寄存器
2.4.3 输出斜率控制
2.4.4 斯密特触发器
2.4.5 ESD保护
2.4.6 I/O命名规则
第3章 FPGA片内外设
3.1 片内SRAM
3.1.1 SRAM的原理
3.1.2 SRAM的资源及使用
3.1.3 SRAM的操作模式
3.2 片内FIFO
3.2.1 FIFO的原理
3.2.2 FIFO的特点及应用
3.3 时钟调整电路与模拟锁相环
3.3.1 CCC的原理
3.3.2 PLL的原理
3.3.3 CCC/PLL的资源分布
3.4 Flash ROM
3.4.1 Flash ROM的原理
3.4.2 Flash ROM的资源
3.5 Flash Memory
3.5.1 Flash Memory的存储原理
3.5.2 Flash Memory的资源与操作
3.6 时钟资源
3.6.1 RC振荡器的原理
3.6.2 晶体振荡器的原理
3.6.3 实时定时器的原理
3.7 模拟模块
3.7.1 ADC的工作原理
3.7.2 ACM的配置原理
3.7.3 预处理器的原理
3.7.4 应用
第4章 Verilog HDL基础语法
4.1 Verilog HDL基本知识
4.1.1 什么是硬件描述语言
4.1.2 Verilog HDL的发展历程
4.1.3 Verilog HDL与VHDL的对比
4.1.4 Verilog HDL的应用情况及适用范围
4.2 Verilog HDL基本语法一
4.2.1 基本概念
4.2.2 模块的结构
4.2.3 数据类型
4.2.4 小结
4.3 Veirlog HDL基本语法二
4.3.1 逻辑运算符
4.3.2 关系运算符
4.3.3 等式运算符
4.3.4 移位运算符
4.3.5 位拼接运算符
4.3.6 缩减运算符
4.3.7 优先级别
4.3.8 关键词
4.3.9 赋值语句和块语句
4.3.10 小结
4..4 Verilog HDL基本语法三
4.4.1 条件语句
4.4.2 循环语句
4.4.3 顺序块和并行块
4.4.4 生成块
4.4.5 小结
4.5 Verilog HDL基本语法四
4.5.1 结构说明语句
4.5.2 task和function说明语句
4.5.3 小结
4.6 Verilog HDL基本语法五
4.6.1 系统任务$display和$write
4.6.2 系统任务$fopen
4.6.3 系统任务%m
4.6.4 系统任务$dumpfile
4.6.5 系统任务$monitor
4.6.6 系统任务$strobe
4.6.7 系统任务$time
4.6.8 系统任务$finish
4.6.9 系统任务$stop
4.6.10 系统任务$readmemb和$readmemh
4.6.11 系统任务$random
4.6.12 编译预处理
4.6.13 其他系统任务
4.6.14 小结
第5章 常用IP设计
5.1 基于MCU的IP设计
5.2 UART、的IP设计
5.2.1 UART协议介绍
5.2.2 UART应用举例
5.2.3 具体实现
5.3 SPI的IP设计
5.3.1 SPI协议介绍
5.3.2 SPI主机实现
5.3.3 SPI从机实现
5.4 I2C的IP设计
5.4.1 I2C协议介绍
5.4.2 I2C应用举例
5.4.3 具体实现
第6章 DIY创新应用设计
6.1 矩阵键盘管理设计
6.1.1 设计任务
6.1.2 设计要求
6.1.3 实现原理
6.2 开平方算法设计
6.2.1设计任务
6.2.2设计要求
6.2.3 实现原理
6.3 同步FIFO设计
6.3.1 设计任务
6.3.2 设计要求
6.3.3 实现原理
参考文献

 

 

書城介紹  | 合作申請 | 索要書目  | 新手入門 | 聯絡方式  | 幫助中心 | 找書說明  | 送貨方式 | 付款方式 香港用户  | 台灣用户 | 大陸用户 | 海外用户
megBook.com.hk
Copyright © 2013 - 2024 (香港)大書城有限公司  All Rights Reserved.