新書推薦： 《
实战ANSYS Icepak电子热设计
》 售價：HK$
97.9
《
水库式经营
》 售價：HK$
61.6
《
哲学家的最后一课
》 售價：HK$
57.8
《
进入全球公共视域的清帝国：欧洲文献里的中国邸报
》 售價：HK$
139.2
《
微积分学教程（第二卷）（第8版）
》 售價：HK$
116.8
《
16至20世纪知识史中的流亡者与客居者
》 售價：HK$
103.8
《
家庭经济学：用经济学视角解读家庭关系（诺贝尔经济学奖获得者加里·S. 贝克尔全新力作）
》 售價：HK$
81.4
《
人间词话汇编汇校汇评（新）
》 售價：HK$
54.8
編輯推薦：
1.华中科技大学全国大学生电子设计竞赛培训教材。2.将数字电路和Verilog HDL相互结合，用FPGA实现电路，实践性强。3.配合在大学中广泛使用的FPGA平台，课程资源和实例丰富，便于老师开设新课程。教辅资源（PPT、实例代码等）可以在华章图书网站该书的链接下载。
內容簡介：
本书是根据数字技术的发展和EDA课程教学要求，以及作者多年教学与实践经验的基础上而编写的，目标是快速地提高读者的数字电路（或系统）设计能力。内容覆盖了数字逻辑基础、Verilog HDL基础知识与建模方法、有限状态机设计、可编程逻辑器件及其开发工具、数字电路与系统设计实例、静态时序分析工具以及可编程片上系统等相关知识。本书将数字逻辑设计和Verilog HDL有机地结合在一起，以可综合的Verilog设计为重点，方便读者快速地掌握Verilog HDL建模方法，以及用FPGA实现数字电路（或系统）的技巧。本书以Quartus Prime 18.1等软件为工具，所有程序都通过了DE2-115（或DE1-SOC）开发板的硬件测试，读者可参考使用。本书可用作高等院校电气信息类等专业本、专科生的教材或教学参考书，也可以作为电子技术课程设计、电子设计大赛或数字系统设计工程技术人员学习EDA技术的参考书。
目錄
前言第1版前言教学建议篇 数字系统基础第1章 数字逻辑设计基础 / 2本章目的 / 21.1 数制及其相互转换 / 21.1.1 数制 / 21.1.2 不同进制数的相互转换 / 41.2 二进制代码 / 51.2.1 二-十进制编码 / 51.2.2 格雷码 / 61.2.3 奇偶校验码 / 81.2.4 ASCII字符编码 / 91.3 逻辑运算及逻辑门 / 111.3.1 基本逻辑运算 / 111.3.2 常用复合逻辑运算 / 141.3.3 集成逻辑门电路简介 / 151.3.4 三态门 / 201.4 逻辑代数的基本公式和规则 / 211.4.1 逻辑代数的基本定律和恒等式 / 211.4.2 逻辑代数的基本规则 / 221.4.3 逻辑函数表达式的形式 / 231.5 逻辑函数的代数化简法 / 251.6 逻辑函数的卡诺图化简法 / 261.6.1 逻辑函数的小项及其性质 / 261.6.2 逻辑函数的小项表达式 / 271.6.3 用卡诺图表示逻辑函数 / 281.6.4 用卡诺图化简逻辑函数 / 311.6.5 用卡诺图化简含无关项的逻辑函数 / 331.7 组合逻辑电路设计 / 351.7.1 设计组合逻辑电路的一般步骤 / 351.7.2 组合逻辑电路设计举例 / 36小结 / 40习题 / 40第2章 Verilog HDL入门与功能仿真 / 42本章目的 / 422.1 硬件描述语言简介 / 422.1.1 硬件描述语言的起源 / 422.1.2 硬件描述语言的特点 / 432.2 Verilog HDL程序的基本结构 / 442.2.1 Verilog HDL模块组成 / 442.2.2 Verilog HDL模块举例 / 452.3 编写测试模块 / 472.4 ModelSim仿真软件的使用 / 492.4.1 创建工作目录 / 502.4.2 输入源文件 / 502.4.3 建立工作库 / 502.4.4 编译设计文件 / 502.4.5 将设计文件载入仿真器 / 522.4.6 运行仿真 / 532.4.7 调试结果 / 542.5 Verilog HDL基本语法规则 / 572.5.1 词法规定 / 572.5.2 逻辑值集合 / 572.5.3 常量及其表示 / 582.5.4 数据类型 / 602.6 编译指令、系统任务和系统函数 / 672.6.1 Verilog HDL编译器指令 / 672.6.2 Verilog HDL系统任务 / 692.6.3 Verilog HDL系统函数 / 71小结 / 72习题 / 73第3章 组合逻辑电路建模 / 74本章目的 / 743.1 Verilog HDL门级建模 / 743.1.1 多输入门 / 743.1.2 多输出门 / 763.1.3 三态门 / 763.1.4 门级建模举例 / 773.2 Verilog HDL数据流建模 / 793.2.1 数据流建模 / 793.2.2 表达式与操作数 / 823.2.3 运算符 / 823.2.4 运算符的优先级别 / 873.3 组合电路的行为级建模 / 883.4 分层次的电路设计方法 / 963.4.1 设计方法 / 963.4.2 模块实例引用语句 / 983.4.3 迭代结构 / 1003.5 常用组合电路及其设计 / 1023.5.1 编码器 / 1033.5.2 二进制译码器 / 1043.5.3 七段显示译码器 / 1063.5.4 二进制数与8421码的转换 / 108小结 / 115习题 / 115第4章 时序逻辑电路建模 / 119本章目的 / 1194.1 锁存器 / 1194.1.1 基本SR锁存器 / 1194.1.2 门控D锁存器 / 1214.1.3 门控D锁存器的Verilog HDL建模 / 1224.2 触发器 / 1234.2.1 D触发器的逻辑功能 / 1234.2.2 有清零输入和预置输入的D触发器 / 1244.2.3 有使能端的D触发器 / 1254.2.4 时序逻辑电路建模基础 / 1264.2.5 D触发器及其应用电路的建模 / 1284.3 寄存器和移位寄存器 / 1314.3.1 寄存器建模 / 1314.3.2 移位寄存器建模 / 1324.3.3 移位寄存器应用电路建模 / 1364.4 同步计数器 / 1384.4.1 同步计数器的设计 / 1384.4.2 同步计数器的Verilog HDL建模 / 1424.5 Verilog HDL函数与任务的使用 / 1464.5.1 函数说明语句 / 1464.5.2 任务说明语句 / 1494.6 m序列码产生电路设计 / 151小结 / 155习题 / 156第5章 有限状态机设计 / 158本章目的 / 1585.1 状态机的基本概念 / 1585.1.1 状态机的基本结构及类型 / 1585.1.2 状态机的状态图表示法 / 1595.1.3 状态机的设计步骤 / 1605.2 基于Verilog HDL的状态机描述方法 / 1605.2.1 状态图的建立过程 / 1605.2.2 状态图的描述方法 / 1615.3 状态机设计中的关键技术 / 1655.3.1 状态编码 / 1655.3.2 消除输出端产生的毛刺 / 1665.3.3 使用One-Hot编码方案设计状态机 / 1685.4 状态机设计举例 / 1705.4.1 十字路口交通灯控制电路设计 / 1705.4.2 汽车尾灯控制电路设计 / 176小结
內容試閱
《Verilog HDL与FPGA数字系统设计》一书自2015年出版以来，得到了广大读者的关心与支持，已经重印9次。但是，随着FPGA/CPLD数字系统设计技术的飞速发展，原书中有些内容已显得陈旧。因此，这一版本在初版的基础上主要进行了如下修订：1）更新了部分FPGA器件内容，新增可编程片上系统（System On Programmable Chip，SOPC）技术的硬件及软件开发。为压缩篇幅，删除了第1版第10章“异步串口通信及UART实现”。2）全面梳理，更正错误和疏漏，完善内容；改写了部分示例代码，使之更规范，增加了若干示例。本书所有Verilog代码均经过实际的下载和验证，FPGA开发平台为DE2-115和DE1-SOC。3）本书以Quartus Prime 18.1和ModelSim 10.5b等设计软件为工具。目前，硬件描述语言和FPGA设计技术在教学、科研和大学生电子设计竞赛等各种赛事活动中起着重要作用，很多学校单独开设“EDA技术”课程，以便学生能够掌握这些技术。本书可作为EDA技术、FPGA开发或数字系统设计方面的入门教材，并且不要求读者掌握数字电路基础知识。参加本版修订工作的有华中科技大学的罗杰（第1～5章，第7、8章及附录）和王贞炎（第10章），武汉工程大学的杨志芳（第6、9章），中南民族大学的陈军波（第11、12章）。罗杰为主编，负责全书的策划、组织和定稿。本书在修订过程中，得到华中科技大学教务处的立项支持，还得到Intel FPGA大学计划部经理袁亚东先生的帮助，在此表示衷心的感谢。由于EDA技术发展速度快，各种FPGA器件不断更新换代，加之编者水平有限，书中一定会有疏漏和不妥之处，欢迎广大读者批评指正，并帮助我们不断改进。您可以发送邮件到1210286415@qq.com，我们会阅读所有来信，并尽快给予回复。编者2021年8月
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
