新書推薦：
《
西方国家安全理论演进
》
售價：HK$
85.8
《
记号132 制造时间：人类计时简史
》
售價：HK$
75.9
《
变形金刚全新漫画战火重燃+故土难归+绝境逢生（全3册）（能量块宇宙系列合订本，刚丝不容错过，美国漫画
》
售價：HK$
224.4
《
看见国家宝藏：60件国宝讲述中华文明
》
售價：HK$
140.8
《
劫掠、贸易与海洋帝国：海上劳工与英格兰的崛起，1570―1630
》
售價：HK$
107.8
《
新HSK教程1
》
售價：HK$
97.9
《
辨证录：彩图版全本：全两册
》
售價：HK$
217.8
《
灰度空间 ： 城市贫民的地下经济
》
售價：HK$
74.8
|
| 內容簡介： |
|
本书专为通信工程领域从业者及高阶学习者设计。本书以AMD Artix-7系列FPGA为硬件平台，MATLAB为算法验证工具，通过10大经典同步系统的全流程实现，完美演绎”理论-仿真-硬件”三位一体的开发方法论。
|
| 關於作者： |
|
杜勇，四川省广安市人，高级工程师。1999年于湖南大学获电子工程专业学士学位，2005年于国防科技大学获信息与通信工程专业硕士学位。主要从事数字信号处理、无线通信以及FPGA应用技术研究。发表学术论文十余篇，出版《数字滤波器的MATLAB与FPGA实现（第2版）》、《数字通信同步技术的MATLAB与FPGA实现》、《数字调制解调技术的MATLAB与FPGA实现》等多部著作。
|
| 目錄：
|
目录
第1章 同步技术的概念及FPGA基础1
1.1 数字通信中的同步技术1
1.2 同步技术的实现方法3
1.2.1 两种不同的实现原理3
1.2.2 常用的工程实现途径4
1.3 FPGA概念及其在信号处理中的应用5
1.3.1 基本概念及发展历程5
1.3.2 FPGA的结构和工作原理7
1.3.3 FPGA在数字信号处理中的应用13
1.4 AMD器件简介14
1.4.1 AMD系列器件概览14
1.4.2 7系列FPGA芯片简介16
1.5 FPGA数字信号处理板CXD72017
1.6 小结19
第2章 FPGA实现数字信号处理基础21
2.1 数的表示21
2.1.1 莱布尼茨与二进制21
2.1.2 定点数表示法22
2.1.3 浮点数表示法24
2.2 FPGA中数的运算27
2.2.1 加减法运算27
2.2.2 乘法运算30
2.2.3 除法运算31
2.2.4 有效数据位的计算31
2.3 有限字长效应34
2.3.1 有限字长效应的产生因素34
2.3.2 AD转换的有限字长效应35
2.3.3 数字滤波器系数的有限字长效应36
2.3.4 数字滤波器运算中的有限字长效应37
2.4 小结38
第3章 锁相环工作原理及应用39
3.1 锁相环的工作原理39
3.1.1 锁相环的模型39
3.1.2 锁定与跟踪的概念40
3.1.3 锁相环的基本性能要求41
3.2 锁相环的组成42
3.2.1 鉴相器42
3.2.2 环路滤波器43
3.2.3 压控振荡器44
3.3 锁相环的动态方程45
3.3.1 非线性相位模型45
3.3.2 线性相位模型46
3.3.3 锁相环的传递函数47
3.4 锁相环的性能分析49
3.4.1 暂态信号响应49
3.4.2 频率响应51
3.4.3 稳定性53
3.4.4 非线性跟踪性能55
3.4.5 捕获性能57
3.4.6 噪声性能58
3.5 锁相环的应用60
3.5.1 环路的两种跟踪状态60
3.5.2 调频解调器61
3.5.3 调相解调器61
3.5.4 调幅信号的相干解调器62
3.5.5 锁相调频器63
3.5.6 锁相调相器63
3.6 小结64
第4章 一阶锁相环电路FPGA设计65
4.1 一阶锁相环的基本参数65
4.2 一阶锁相环的数字化模型66
4.2.1 工程实例需求66
4.2.2 数字鉴相器67
4.2.3 DDS68
4.2.4 计算环路增益70
4.3 数字滤波器设计70
4.4 一阶锁相环的Verilog HDL设计73
4.4.1 新建FPGA工程73
4.4.2 数字乘法器设计74
4.4.3 数字滤波器设计76
4.4.4 DDS设计79
4.4.5 顶层文件设计82
4.5 一阶锁相环的仿真测试83
4.5.1 测试程序设计83
4.5.2 确定锁定后的同相支路信号85
4.5.3 仿真分析环路的捕获带宽87
4.5.4 对环路增益的几点讨论89
4.6 一阶锁相环的板载测试90
4.6.1 硬件接口电路90
4.6.2 板载测试程序91
4.6.3 板载测试验证95
4.7 小结98
第5章 二阶锁相环载波同步电路FPGA设计99
5.1 载波同步的原理99
5.1.1 载波同步的概念及实现方法99
5.1.2 锁相环的工作方式100
5.2 二阶锁相环的数字化模型101
5.2.1 数字环路滤波器102
5.2.2 DDS103
5.2.3 数字锁相环的动态方程104
5.3 输入信号建模与仿真105
5.3.1 工程实例需求105
5.3.2 输入信号模型106
5.3.3 输入信号的MATLAB仿真107
5.4 载波同步环的参数设计111
5.4.1 总体性能参数设计111
5.4.2 数字鉴相器设计112
5.4.3 数字环路滤波器及DDS设计115
5.5 载波同步环的FPGA实现116
5.5.1 顶层模块的Verilog HDL实现116
5.5.2 数字环路滤波器的Verilog HDL实现119
5.6 载波同步环的仿真测试121
5.6.1 采用“文件IO”方法设计测试激励文件121
5.6.2 MATLAB生成测试数据123
5.6.3 不同参数输入信号的仿真测试126
5.6.4 关于载波同步环参数的讨论130
5.7 载波同步环的板载测试132
5.7.1 硬件接口电路132
5.7.2 板载测试程序133
5.7.3 板载测试验证135
5.8 小结137
第6章 平方环载波同步的FPGA实现139
6.1 平方环工作原理139
6.1.1 典型平方环工作原理139
6.1.2 改进的平方环工作原理140
6.2 输入信号建模与仿真141
6.2.1 工程实例需求141
6.2.2 DPSK调制原理及信号特征142
6.2.3 DPSK信号传输模型及仿真143
6.3 平方环性能参数设计146
6.4 平方环的Verilog HDL设计147
6.4.1 顶层文件设计147
6.4.2 带通滤波器设计150
6.4.3 其他模块的Verilog HDL设计151
6.5 FPGA实现后的仿真测试152
6.5.1 单载波信号的仿真测试152
6.5.2 调幅信号的仿真测试153
6.5.3 DPSK信号的仿真测试154
6.6 平方环的板载测试155
6.6.1 硬件接口电路155
6.6.2 板载测试程序156
6.6.3 板载测试验证158
6.7 小结160
第7章 Costas环载波同步的FPGA实现161
7.1 Costas环工作原理161
7.2 Costas环性能参数设计162
7.3 Costas环的Verilog HDL设计164
7.3.1 低通滤波器的Verilog HDL设计164
7.3.2 其他模块的Verilog HDL设计167
7.3.3 顶层模块的Verilog HDL设计167
7.4 FPGA实现后的仿真测试169
7.4.1 单载波信号的仿真测试169
7.4.2 DPSK信号的仿真测试170
7.5 同相支路的判断及码型变换171
7.5.1 判断同相支路171
7.5.2 码型变换173
7.6 Costas环的板载测试174
7.6.1 硬件接口电路174
7.6.2 板载测试程序175
7.6.3 板载测试验证177
7.7 小结179
第8章 锁相法位同步技术的FPGA实现181
8.1 锁相法位同步技术原理181
8.1.1 位同步技术概念及分类181
8.1.2 数字锁相环位同步技术183
8.2 微分型位同步环的FPGA实现185
8.2.1 微分型位同步环的工作原理185
8.2.2 顶层模块的Verilog HDL实现186
8.2.3 双相时钟模块的Verilog HDL实现188
8.2.4 微分鉴相模块的Verilog HDL实现190
8.2.5 单稳触发器模块的Verilog HDL实现192
8.2.6 控制及分频模块的Verilog HDL实现193
8.2.7 位同步形成及移相模块的Verilog HDL实现194
8.2.8 FPGA仿真测试195
8.2.9 微分型位同步环的板载测试197
8.3 积分型位同步环的FPGA实现202
8.3.1 积分型位同步环的工作原理202
8.3.2 顶层模块的Verilog HDL实现204
8.3.3 积分模块的Verilog HDL实现207
8.3.4 鉴相模块的Verilog HDL实现208
8.3.5 FPGA仿真测试209
8.4 改进位同步技术的FPGA实现210
8.4.1 正交支路积分输出门限判决法210
8.4.2 数字滤波器法212
8.4.3 随机徘徊滤波器的Verilog HDL实现213
8.4.4 随机徘徊滤波器的仿真测试214
8.5 小结215
第9章 内插法位同步技术的FPGA实现217
9.1 内插法位同步技术原理217
9.1.1 内插法实现框图217
9.1.2 内插器原理及结构218
9.1.3 Gardner误差检测算法220
9.1.4 环路滤波器与DDS221
9.2 内插法位同步技术的MATLAB仿真222
9.2.1 设计环路滤波器系数223
9.2.2 分析内插法位同步技术MATLAB仿真程序223
9.2.3 简化后的内插法位同步技术仿真228
9.3 内插法位同步技术的FPGA实现231
9.3.1 顶层模块的Verilog HDL设计231
9.3.2 内插器模块的Verilog HDL设计233
9.3.3 定时误差检测及环路滤波模块的Verilog HDL
设计236
9.3.4 DDS及分数间隔产生模块的Verilog HDL设计238
9.3.5 FPGA实现后的仿真测试240
9.4 内插法位同步环的板载测试241
9.4.1 硬件接口电路241
9.4.2 板载测试程序242
9.4.3 板载测试验证244
9.5 小结247
第10章 帧同步技术的FPGA实现249
10.1 帧同步码组及其检测原理249
10.1.1 帧同步码组的选择249
10.1.2 间隔式插入法的检测 原理250
10.1.3 连贯式插入法的检测 原理252
10.1.4 帧同步的几种状态253
10.2 连贯式插入法帧同步的FPGA 实现254
10.2.1 实例要求及总体模块 设计254
10.2.2 汉明距离测量模块的 Verilog HDL设计及仿真256
10.2.3 搜索模块的Verilog HDL设计及仿真257
10.2.4 校核模块的Verilog HDL设计及仿真258
10.2.5 同步模块的Verilog HDL 设计及仿真261
10.3 帧同步系统的全状态仿真 测试262
10.3.1 编写测试激励文件262
10.3.2 仿真波形分析264
10.4 帧同步电路的板载测试265
10.4.1 硬件接口电路265
10.4.2 板载测试程序266
10.4.3 板载测试验证268
10.5 小结269
参考文献271
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
暢銷書架
