新書推薦：
《
异次元社交
》
售價：HK$
74.8
《
抉择时刻：那些原本可以改变世界的演讲
》
售價：HK$
65.8
《
海外中国研究·元代江南政治社会史研究
》
售價：HK$
118.8
《
养元筑基调气血
》
售價：HK$
76.8
《
永夜微光：拉康与未竟之精神分析革命
》
售價：HK$
129.8
《
古希腊社会生活史
》
售價：HK$
54.8
《
维特根斯坦传
》
售價：HK$
63.8
《
暮日耀光：张居正与明代中后期政局
》
售價：HK$
206.8
|
| 內容簡介： |
|
本书专为通信工程领域工程师及高阶学习者设计。本书以Xilinx A7系列FPGA为硬件平台，MATLAB为算法验证工具，通过经典调制解调系统的全流程实现，完美演绎”理论-仿真-硬件”三位一体的开发方法论。
|
| 關於作者： |
|
杜勇，四川省广安市人，高级工程师。1999年于湖南大学获电子工程专业学士学位，2005年于国防科技大学获信息与通信工程专业硕士学位。主要从事数字信号处理、无线通信以及FPGA应用技术研究。发表学术论文十余篇，出版《数字滤波器的MATLAB与FPGA实现（第2版）》、《数字通信同步技术的MATLAB与FPGA实现》、《数字调制解调技术的MATLAB与FPGA实现》等多部著作。
|
| 目錄：
|
目 录
第1章 数字通信及FPGA概述1
1.1 数字通信系统概述1
1.1.1 数字通信的一般处理流程1
1.1.2 本书讨论的通信系统模型3
1.1.3 数字通信发展概述4
1.2 FPGA的结构和工作原理5
1.2.1 FPGA的结构5
1.2.2 FPGA的工作原理9
1.2.3 IP核的概念10
1.3 FPGA在数字信号处理中的应用11
1.4 AMD器件简介12
1.4.1 AMD系列器件概览12
1.4.2 7系列FPGA芯片简介13
1.5 FPGA数字信号处理开发板CXD72015
1.6 本章小结16
参考文献16
第2章 设计语言及开发环境介绍18
2.1 Verilog HDL简介18
2.1.1 HDL18
2.1.2 Verilog HDL19
2.1.3 本书中的Verilog HDL代码设计原则21
2.2 FPGA设计流程22
2.3 Vivado的开发步骤24
2.3.1 流水灯电路的功能24
2.3.2 流水灯电路的设计输入与实现25
2.3.3 程序下载29
2.4 MATLAB29
2.5 MATLAB的常用信号处理函数32
2.5.1 常用的信号产生函数32
2.5.2 常用的信号分析函数35
2.6 MATLAB与Vivado的联合应用39
2.7 本章小结39
参考文献39
第3章 FPGA实现数字信号处理设计基础41
3.1 数的表示41
3.1.1 莱布尼茨与二进制41
3.1.2 定点数42
3.1.3 浮点数44
3.2 FPGA中数的运算47
3.2.1 加/减法运算47
3.2.2 乘法运算49
3.2.3 除法运算50
3.2.4 有效数据位的运算50
3.3 有限字长效应53
3.3.1 有限字长效应的产生因素53
3.3.2 A/D转换的有限字长效应53
3.3.3 数字滤波器系数的有限字长效应54
3.3.4 滤波器运算中的有限字长效应56
3.4 本章小结57
参考文献57
第4章 FIR滤波器的原理及Verilog HDL设计58
4.1 滤波器概述58
4.1.1 滤波器的分类58
4.1.2 滤波器的特征参数60
4.2 FIR滤波器的MATLAB设计60
4.2.1 采用fir1()函数进行设计60
4.2.2 采用kaiserord()函数进行设计63
4.2.3 采用fir2()函数进行设计64
4.2.4 采用firpm()函数进行设计65
4.3 FIR滤波器的实现结构67
4.3.1 串行结构67
4.3.2 并行结构68
4.3.3 分布式结构69
4.3.4 不同结构的性能对比分析70
4.4 FIR滤波器系数的量化方法71
4.4.1 常规FIR滤波器系数的量化原理71
4.4.2 滤波器系数量化前后的性能对比71
4.5 并行结构滤波器的FIR核设计73
4.5.1 新建FIR核并完成参数设置73
4.5.2 并行结构FIR滤波器的仿真75
4.6 串行结构滤波器的FIR核设计77
4.6.1 改进的滤波器系数量化方法77
4.6.2 滤波器系数文件的MATLAB设计78
4.6.3 串行结构低通FIR滤波器的FIR核设计79
4.7 FIR核滤波器的板载测试81
4.7.1 硬件接口电路及板载测试程序81
4.7.2 板载测试验证82
4.8 本章小结84
参考文献84
第5章 ASK调制解调技术的FPGA实现85
5.1 ASK调制解调原理85
5.1.1 二进制ASK信号的产生85
5.1.2 2ASK信号的解调86
5.1.3 2ASK系统的性能88
5.1.4 多进制ASK88
5.2 ASK信号的MATLAB仿真89
5.3 ASK信号的FPGA实现92
5.3.1 FPGA实现模型及参数说明92
5.3.2 ASK信号的Verilog HDL设计93
5.3.3 ASK信号的仿真测试94
5.4 ASK解调技术的MATLAB仿真96
5.5 ASK解调技术的FPGA实现98
5.5.1 FPGA实现模型及参数说明98
5.5.2 ASK信号解调的Verilog HDL设计98
5.5.3 采用文件I/O方法仿真ASK解调电路100
5.6 符号判决门限的FPGA实现102
5.6.1 确定ASK解调后的判决门限103
5.6.2 判决门限模块的Verilog HDL设计103
5.6.3 FPGA实现后的仿真测试104
5.7 ASK调制解调系统的联合仿真105
5.7.1 ASK调制解调系统的Verilog HDL设计105
5.7.2 ASK调制解调系统的仿真测试106
5.8 ASK调制解调系统的板载测试108
5.8.1 ASK调制解调系统的板载测试需求108
5.8.2 位同步技术的工作原理及程序接口109
5.8.3 帧同步技术的工作原理及程序接口112
5.8.4 板载测试程序顶层模块设计114
5.8.5 数据发送模块设计117
5.8.6 数据接收模块设计118
5.8.7 板载测试验证120
5.9 本章小结121
参考文献122
第6章 FSK调制解调技术的FPGA实现124
6.1 FSK调制解调原理124
6.1.1 FSK信号的时域表示124
6.1.2 相关系数与频谱特性125
6.1.3 非相干解调的原理127
6.1.4 相干解调的原理127
6.1.5 解调方法的应用条件分析129
6.2 FSK调制解调的MATLAB仿真129
6.2.1 不同调制指数的FSK信号的仿真129
6.2.2 非相干解调FSK的仿真131
6.2.3 相干解调FSK的仿真136
6.3 FSK信号的FPGA实现139
6.3.1 FSK信号的产生方法139
6.3.2 FSK信号的Verilog HDL设计140
6.3.3 FPGA实现后的仿真测试141
6.4 FSK解调的FPGA实现142
6.4.1 解调模型及参数设计142
6.4.2 FSK解调的Verilog HDL设计143
6.4.3 FPGA实现后的仿真测试145
6.5 FSK调制解调系统的板载测试146
6.5.1 硬件接口电路及板载测试程序146
6.5.2 板载测试验证148
6.6 本章小结148
参考文献149
第7章 MSK调制解调技术的FPGA实现150
7.1 MSK信号的产生原理150
7.1.1 MSK信号的时域特征150
7.1.2 MSK信号的频谱特性151
7.1.3 MSK信号的产生方法152
7.2 MSK信号的FPGA实现154
7.2.1 实例参数及模型设计154
7.2.2 MSK信号的仿真155
7.3 MSK解调原理156
7.3.1 延迟差分解调156
7.3.2 平方环相干解调157
7.4 MSK解调的MATLAB仿真159
7.4.1 仿真模型及参数说明159
7.4.2 平方环解调MSK的MATLAB仿真159
7.5 平方环的FPGA实现161
7.5.1 锁相环的工作原理162
7.5.2 平方环的工作原理164
7.5.3 平方环性能参数设计165
7.5.4 平方环的Verilog HDL设计168
7.5.5 FPGA实现后的仿真测试171
7.6 MSK解调的FPGA实现172
7.6.1 MSK解调环路参数设计172
7.6.2 顶层模块的Verilog HDL设计173
7.6.3 脉冲成形及解调模块的Verilog HDL设计178
7.6.4 FPGA实现后的仿真测试180
7.7 MSK调制解调系统的板载测试181
7.7.1 硬件接口电路及板载测试程序181
7.7.2 板载测试验证183
7.8 本章小结184
参考文献185
第8章 PSK调制解调技术的FPGA实现186
8.1 DPSK调制解调电路的FPGA实现186
8.1.1 DPSK信号的调制原理186
8.1.2 用Costas环解调DPSK信号187
8.1.3 DPSK调制电路的Verilog HDL设计189
8.1.4 DPSK调制解调电路的仿真测试192
8.1.5 DPSK解调电路的板载测试194
8.2 DQPSK信号的调制解调原理及MATLAB仿真198
8.2.1 QPSK信号的调制原理198
8.2.2 双比特码元差分编/解码的原理199
8.2.3 DQPSK信号的解调原理201
8.2.4 DQPSK调制解调的MATLAB仿真203
8.3 DQPSK信号的FPGA实现207
8.3.1 差分编/解码的Verilog HDL设计207
8.3.2 DQPSK信号的Verilog HDL设计210
8.4 DQPSK信号解调的FPGA实现214
8.4.1 极性Costas环的Verilog HDL设计214
8.4.2 FPGA实现后的仿真测试216
8.4.3 调整跟踪策略以获取良好的跟踪性能218
8.4.4 DQPSK解调电路的板载测试219
8.5 本章小结225
参考文献226
第9章 QAM调制解调技术的FPGA实现227
9.1 QAM调制解调原理227
9.1.1 QAM调制解调系统的组成227
9.1.2 差分编码与星座映射228
9.1.3 QAM调制解调的MATLAB仿真230
9.2 QAM信号的FPGA实现234
9.2.1 编码映射模块的Verilog HDL设计234
9.2.2 解码模块的Verilog HDL设计237
9.2.3 QAM编/解码模块FPGA实现后的仿真测试238
9.2.4 QAM信号的Verilog HDL设计239
9.3 QAM载波同步的FPGA实现241
9.3.1 QAM载波同步的原理241
9.3.2 极性判决算法载波同步的Verilog HDL设计244
9.3.3 极性判决算法载波同步电路的仿真测试248
9.3.4 基于极性判决算法的QAM调制解调的仿真测试250
9.3.5 DD算法载波同步的Verilog HDL设计253
9.4 本章小结258
参考文献258
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
暢銷書架
